PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-293503

(43)Date of publication of application: 20.10.2000

(51)Int.CI.

G06F 15/78

(21)Application number: 11-099032

February Contract

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

06.04.1999


(72)Inventor: IZUMIDA MASAMICHI

SANO SAKAE

(54) MICROCOMPUTER

(57) Abstract:

PROBLEM TO BE SOLVED: To optionally allocate the resources of plural one-chip microcomputers to a host computer via the control carried out by the host computer by including a means which separates a CPU main body from a memory in response to the control signal that is sent from the host computer, or the like. SOLUTION: An interface to connect a memory to an external host computer and a means which separates a CPU main body from the memory in response to the control signal sent from the host computer, are included. For example, an interface 12 of a one-chip microcomputer 10 is set in an active or inactive state according to an active or inactive signal sent from a control signal transmitting part 3 of a host computer 1. A



bus separating device 13 is placed between a CPU core 11 and a bus line and separates the core 11 from the bus line by a CPU core separation signal sent from the part 3 of the computer 1.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

raination1

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

 $\overline{\psi}_{i}=e^{-1}-\frac{\rho}{\alpha}-\frac{1}{4\alpha}-\frac{1}{4\alpha}-\frac{1}{4\alpha}$

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

The " " o to " o "

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-293503

(P2000-293503A)

(43)公開日 平成12年10月20日(2000.10.20)

(51) Int.Cl.⁷

識別記号

FΙ

テーマコート*(参考)

G06F 15/78

510

G06F 15/78

510C 5B062

510D

510P

審査請求 未請求 請求項の数5 OL (全 4 頁)

(21)出願番号

特願平11-99032

(22)出顧日

平成11年4月6日(1999.4.6)

(71)出題人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 泉田 正道

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(72)発明者 佐野 栄

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74)代理人 100093388

弁理士 鈴木 喜三郎 (外2名)

Fターム(参考) 5B062 AA10 CC01 CC04 DD10 EE08


EE09

(54) 【発明の名称】 マイクロコンピュータ

(57)【要約】

【課題】 ワンチップマイコンのCPUコアを除く周辺 部分を外部のホストコンピュータの資源の一部として任 意に割り当てて使用することができるワンチップマイコ ンを提供する。

【解決手段】 CPU本体と、データを記憶するための メモリと、少なくともメモリを外部のホストコンピュー タに接続するためのインターフェースと、ホストコンピ ュータから送信される制御信号に従ってCPU本体を少 なくともメモリから切り離すための手段とを具備する。



【特許請求の範囲】

【請求項1】 マイクロコンピュータであって、

CPU本体と、

データを記憶するためのメモリと、

少なくとも前記メモリを外部のホストコンピュータに接 続するためのインターフェースと、

前記ホストコンピュータから送信される制御信号に従っ て前記CPU本体を少なくとも前記メモリから切り離す ための手段と、を具備する前記マイクロコンピュータ。 求項1に記載のマイクロコンピュータ。

【請求項3】 前記インターフェースがプログラム可能 なマッピング装置を含むバス制御装置である、請求項1 に記載のマイクロコンピュータ。

【請求項4】 前記インターフェースが前記ホストコン ピュータからの命令に従って動作状態又は非動作状態と される、請求項1又は3に記載のマイクロコンピュー タ。

【請求項5】 前記CPU本体が前記ホストコンピュー タからのリセット信号に従ってリセットされる、請求項 20 信号に従ってCPU本体を少なくともメモリから切り離 1に記載のマイクロコンピュータ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マイクロコンピュ ータに関し、特に、外部のホストコンピュータに接続し て使用するためのインターフェースを備えたフラッシュ メモリ内蔵型ワンチップマイコンに関する。

[0002]

【従来の技術】従来、ワンチップマイコンをホストコン ビュータに接続して使用するためには、スレーブとなる 30 もよい。 ワンチップマイコンをホストコンピュータに一対一で接 続し、入出力ポートを介してデータの送受信を行ってい た。

【0003】図2に、従来のワンチップマイコンとホス トコンピュータとの接続を示す。ホストコンピュータ1 からワンチップマイコン30にデータの読み出し命令 (COM) が送られると、読み出し命令(COM) は入 出力ポート32を介してメモリ33に記憶される。この 読み出し命令はCPU31の割り込み命令となり、CP U31は読み出し命令に従ってデータ(DATA)を準 40 番号を付して説明を省略する。 備してメモリ33に記憶する。次に、ホストコンピュー タ1は、メモリ33に記憶されたデータ(DATA)を 読み込む。

[0004]

【発明が解決しようとする課題】しかしながら、1つの ホストコンピュータに接続できるスレーブの数は1つだ けであり、複数のワンチップマイコンを接続することは できなかった。しかも、ホストコンピュータとワンチッ プマイコンとの間でデータをやりとりする目的のみで使 用されており、ホストコンピュータがワンチップマイコ 50 DC16とを含んでいる。とこで、インターフェース1

ンの資源にアクセスすることはできなかった。さらに、 ホストコンピュータからの読み出し命令の処理がワンチ ップマイコン側で行われるため、データの処理能力がワ ンチップマイコン側の処理能力(通常はホストコンピュ ータ側の処理能力よりも低い)で制限されてしまうとい

【0005】そとで、上記の点に鑑み、本発明の目的 は、1つのホストコンピュータに複数のワンチップマイ コンを接続して使用するためのインターフェースを備え 【請求項2】 前記メモリがフラシュメモリである、請 10 たワンチップマイコンであって、CPUコア(本体)を 除く周辺部分をホストコンピュータの資源の一部として 任意に割り当てて使用することができるワンチップマイ コンを提供することである。

[0006]

う問題があった。

【課題を解決するための手段】以上の課題を解決するた め、本発明に係るマイクロコンピュータは、CPU本体 と、データを記憶するためのメモリと、少なくともメモ リを外部のホストコンピュータに接続するためのインタ ーフェースと、ホストコンピュータから送信される制御 すための手段とを具備することを特徴とする。

【0007】上述のマイクロコンピュータにおいては、 メモリとしてフラシュメモリを使用してもよい。

【0008】また、インターフェースは、プログラム可 能なマッピング装置を含むバス制御装置であってもよ く、ホストコンピュータからの命令に従って動作状態又 は非動作状態とされるようにしてもよい。

【0009】さらに、CPU本体がホストコンピュータ からのリセット信号に従ってリセットされるようにして

【0010】以上の様に構成した本発明に係るマイクロ コンピュータによれば、ホストコンピュータ側から制御 を行うことにより、ホストコンピュータに複数のワンチ ップマイコンの資源を任意に割り当てることができるた め、ホストコンピュータを中心とした1つのシステムと して運用するととが可能となる。

[0011]

【発明の実施の形態】以下、図面に基づいて本発明の実 施の形態について説明する。尚、同一の要素には同一の

【0012】図1は、本発明の一実施形態に係るワンチ ップマイコンとホストコンピュータとの接続を示す図で ある。図1において、ホストコンピュータ1は複数のワ ンチップマイコンと接続可能であり、例としてワンチッ プマイコン10と20のみを示す。第1のワンチップマ イコン10(ターゲット1)は、CPUコア(本体)1 1と、インターフェース12と、パス切り離し装置13 と、入出力ポート17と、ワンチップマイコンの資源で あるフラッシュメモリ14、その他のメモリ15、LC

2は、プログラム可能なマッピング装置を含むバス制御 装置であってもよい。第2のワンチップマイコン20 (ターゲット2) についても同様の構成であるので、図 示を省略する。

【0013】ホストコンピュータ1のターゲット指定部 2はワンチップマイコン10のインターフェース12に 接続されており、目的とするワンチップマイコン(ター ゲット) 及びそれに含まれるメモリのアドレス等を指定 する。インターフェース12は、ホストコンピュータ1 の制御信号送信部3から送信されるアクティブ/インア 10 号をインアクティブにし、リセット信号を再びインアク クティブ信号に従って、動作状態又は非動作状態とな る。インターフェース12には、バスラインを介して、 フラッシュメモリ14と、その他のメモリ15と、LC DC16と、入出力ポート17とが接続されている。C PUコア11とバスラインとの間にはバス切り離し装置 13が挿入されており、ホストコンピュータ1の制御信 号送信部3から送信されるCPUコア切り離し信号に従 って、CPUコア11をバスラインから切り離す。さら に、ワンチップマイコン10のリセット信号とホストコ ンピュータ1からのリセット信号とがOR回路18に入 20 【0016】 力され、CPUコア11のリセットのために使用され る。

【0014】以上の構成において、まず、ホストコンビ ュータ1がターゲットを接続して、ターゲットとなるワ ンチップマイコンの資源、例えば、フラッシュメモリ1 4を活用する場合について説明する。ホストコンピュー タ1は、ターゲット指定部2で指定するターゲットを自 分の任意のメモリアドレスに割り当てる。さらに、制御 信号送信部3において任意のターゲットのアクティブ/ インアクティブ信号をアクティブにしてターゲットとな 30 【図2】従来のワンチップマイコンとホストコンピュー るワンチップマイコンのインターフェース12を動作状 態とし、インターフェース12から準備完了を示す信号 が戻ってくるのを待つ。インターフェース12から準備 完了を示す信号が戻ってきたら、リセット信号をアクテ ィブにし、CPUコア切り離し信号をアクティブにし、 リセット信号を再びインアクティブにする。これによ り、ホストコンピュータ1は、ターゲットとなるワンチ ップマイコンの資源を自由に活用できるようになる。即 ち、ホストコンピュータ1のターゲット指定部2が、バ スラインを介して、ターゲットとなるワンチップマイコ 40 14、34 フラシュメモリ ンのフラッシュメモリ14のアドレスを指定し、データ の書き込み又は読み出しを行う。なお、CPUコアを切 り離すか否かはホストコンピュータ1により任意に設定

できるため、CPUコアを切り離さないワンチップマイ コンとの間では、コプロセッサ的な使用が可能である。 【0015】次に、ホストコンピュータ1がターゲット を切り離す場合について説明する。ホストコンピュータ 1は、処理を終了した時点で、制御信号送信部3におい てターゲットのアクティブ/インアクティブ信号をイン アクティブにしてターゲットであるワンチップマイコン のインターフェース12を非動作状態とする。さらに、 リセット信号をアクティブにし、CPUコア切り離し信 ティブにすることにより、ターゲットであるワンチップ マイコンはホストコンピュータ1から切り離され、自分 自身で動き出す。即ち、ワンチップマイコンのCPUコ ア11がバスラインに接続され、ワンチップマイコンの 資源を活用する。なお、ターゲットであるワンチップマ イコンを切り離す前にフラッシュメモリ14の内容を書 き換えておけば、このワンチップマイコンにホストコン

なる。

【発明の効果】以上述べた様に、本発明によれば、ホス トコンピュータ側から制御を行うことにより、ホストコ ンピュータに複数のワンチップマイコンの資源を任意に 割り当てることができるため、ホストコンピュータを中 心とした1つのシステムとして運用することが可能とな

ピュータ1から独立した別の処理をさせることが可能と

【図面の簡単な説明】


【図1】本発明の一実施形態に係るワンチップマイコン とホストコンピュータとの接続を示す図である。

タとの接続を示す図である。


【符号の説明】

- 1 ホストコンピュータ
- 2 ターゲット指定部
- 3 制御信号送信部
- 10、20、30 ワンチップマイコン
- 11 CPUコア
- 12 インターフェース
- 13 バス切り離し装置
- 15、35 その他のメモリ
- 16,36 LCDC
- 17、32、37 入出力ポート

【図1】



【図2】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
\square IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.